GB/T 43227-2023 宇航用集成电路内引线气相沉积保护膜试验方法

　　ICS 49 . 040 CCS A 29

　　中 华 人 民 共 和 国 国 家 标 准

　　GB/T 43227—2023

　　宇航用集成电路内引线气相沉积保护膜

　　试验方法

　　Test methods for space vapour deposition protective film on

　　semiconductor wire

　　2023-09-07 发布 2024-01-01 实施

　　国家市场监督管理总局国家标准化管理委员会

　　

　　发

　　

　　布

　　GB/T 43227—2023

　　前 言

　　本文件按照 GB/T 1 . 1—2020《标准化工作导则 第 1 部分:标准化文件的结构和起草规则》的规定起草 。

　　请注意本文件的某些内容可能涉及专利 。本文件的发布机构不承担识别专利的责任 。

　　本文件由全国宇航技术及其应用标准化技术委员会(SAC/TC425)提出并归口 。

　　本文件起草单位:北京微电子技术研究所 、中国航天电子技术研究院 。

　　本文件主要起草人:赵元富 、姚全斌 、林鹏荣 、冯小成 、荆林晓 、李洪剑 、付明洋 、林建京 、曹燕红 、刘思嘉 、刘征宇 。

　　I

　　GB/T 43227—2023

　　宇航用集成电路内引线气相沉积保护膜

　　试验方法

　　1 范围

　　本文件规定了宇航用集成电路内引线采用气相沉积保护膜工艺后的气相沉积保护膜检验方法 、电力学环境试验方法。

　　本文件适用于完成气相沉积保护膜的宇航用集成电路的试验。

　　2 规范性引用文件

　　本文件没有规范性引用文件。

　　3 术语和定义

　　下列术语和定义适用于本文件。 3.1

　　气相沉积保护膜 vapour deposition protective film

　　将集成电路放置于专用真空设备中,经高温将气相沉积材料裂解为游离基,然后在室温下向集成电路内部结构表面气相沉积聚合,形成的一层绝缘涂层。

　　4 环境条件

　　本文件所列各项试验方法,均应在以下环境条件下进行 :

　　a) 温度 : 18 ℃ ~28 ℃ ;

　　b) 相对湿度:30%~70% 。

　　5 气相沉积保护膜检验方法

　　5 . 1 内部目检

　　5 . 1 . 1 目的

　　对采用气相沉积工艺封装的宇航用集成电路,应检查保护膜效果,以及保护膜 、电路腔体内部是否存在损伤。

　　5 . 1 . 2 设备

　　试验中采用的设备应能证明器件是否符合相应要求,包括低放大倍数下可检查 40 倍 ~100 倍,高放大倍数下可检查 100 倍 ~200 倍的光学设备。

　　5 . 1 . 3 样品

　　完成气相沉积工艺的宇航用集成电路,均应进行内部目检。

　　1

　　GB/T 43227—2023

　　5 . 1 . 4 程序

　　完成气相沉积工艺后,对每只电路进行 40 倍 ~100 倍检验,当出现异常或者部分区域无法精确识别时,应在 100 倍 ~200 倍下进行保护膜检验。

　　5 . 1 . 5 失效判据

　　内部检验存在以下情况的均判为失效 :

　　a) 键合丝塌丝 、倒丝或机械损伤 ;

　　b) 电路腔体内部有油污 ;

　　c) 保护膜材料存在针孔 、起泡 、褶皱 、裂缝 、分离 、气泡等 ;

　　d) 陶瓷外壳的封口环表面镀金层存在保护膜材料 ;

　　e) 电路腔体内部存在未沉积保护膜的区域。

　　5 . 2 外部目检

　　5 . 2 . 1 目的

　　对采用气相沉积工艺封装的宇航用集成电路,应检查电路外观是否因气相沉积过程导致损伤或沾污。

　　5 . 2 . 2 设备

　　试验中采用的设备应能证明器件是否符合相应要求,包括至少能放大 10 倍的 、具有较大可见视场的光学设备。

　　5 . 2 . 3 样品

　　完成气相沉积工艺的宇航用集成电路,均应进行外部目检。

　　5 . 2 . 4 程序

　　完成气相沉积工艺后,对每只电路进行不低于 10 倍放大倍数检验。

　　5 . 2 . 5 失效判据

　　电路外部区域存在保护膜材料。

　　5 . 3 保护膜厚度测量

　　5 . 3 . 1 目的

　　测量气相沉积保护膜厚度,验证能否达到设计厚度。

　　5 . 3 . 2 设备

　　5 . 3 . 2 . 1 试验条件 A— 陪片测量

　　设备要求如下 :

　　a) 测量精度优于 ±0 . 1 μm ;

　　b) 带有可拟合表面状态曲线的软件系统 ;

　　c) 试验宜使用接触式表面形貌测量仪器。

　　2

　　GB/T 43227—2023

　　5 . 3 . 2 . 2 试验条件 B— 电路实测

　　设备要求如下 :

　　a) 扫描电子显微镜 ;

　　b) 在使用条件下测量图形时应具有 0 . 1 μm 或更高的分辨率 ;

　　c) 放大倍数在 1 000 倍 ~20 000 倍之间可调节 ;

　　d) 可进行平面尺寸测量,测量精度优于 ±0 . 1 μm 。

　　5 . 3 . 3 样品

　　5 . 3 . 3 . 1 试验条件 A— 陪片测量

　　1 片玻璃片,面积不小于 60 mm× 20 mm,厚度不小于 1 mm,表面粗糙度小于 1 μm 。

　　5 . 3 . 3 . 2 试验条件 B— 电路实测

　　对于封装后的集成电路样品测量,可选择任意存在保护膜的位置,垂直于保护膜切割样品,露出保护膜横截面 。

　　5 . 3 . 4 试验方法

　　5 . 3 . 4 . 1 试验条件 A— 陪片测量

　　玻璃片完成气相沉积后,按以下要求进行测量 :

　　a) 气相沉积前,采用酒精擦拭玻璃片并用压缩空气枪喷吹干燥 ;

　　b) 将玻璃片一半区域采用胶带粘贴覆盖,如图 1a)所示 ;

　　c) 将玻璃片与待气相沉积的集成电路共同放入气相沉积设备,玻璃片摆放至有效区域 ;

　　d) 气相沉积完成后将胶带揭掉,如图 1b)所示,按照图 2 选取 5 条线段进行测量,测量线段应均匀分布在玻璃片宽度方向,测量线段应跨过保护膜沉积区域与无保护膜区域,其中在保护膜沉积区与无保护膜沉积区域的线段长度不小于 1 cm ;

　　e) 计算已沉积区域与无沉积区域平均高度差,计算保护膜厚度 。

　　a) 气相沉积前胶带粘贴覆盖示意图

　　b) 气相沉积后保护膜沉积示意图

　　图 1 玻璃片气相沉积保护示意图

　　3

　　GB/T 43227—2023

　　注 : 图中虚线代表厚度测量线段 。

　　图 2 镀膜测试位置示意图

　　5 . 3 . 4 . 2 试验条件 B— 电路实测

　　选择任意存在保护膜的位置,垂直于保护膜切割样品,露出保护膜横截面,按照以下要求进行测量 :

　　a) 将样品放入扫描电子显微镜中,横截面应水平,便于尺寸测量 ;

　　b) 调整至要求倍数下,对保护膜横截面的厚度进行测量 。

　　5 . 3 . 5 失效判据

　　每条线段所测量得出的保护膜厚度,与设计厚度偏差超过 ±20% 。

　　5 . 4 保护膜均匀性测量

　　5 . 4 . 1 目的

　　测量气相沉积保护膜工艺均匀性,防止因薄膜厚度均匀性差影响保护性能,避免器件内部出现应力累积导致键合丝开裂 。

　　5 . 4 . 2 设备

　　设备要求如下 :

　　a) 测量精度优于 ±0 . 1 μm ;

　　b) 带有可拟合表面状态曲线的软件系统 。

　　5 . 4 . 3 样品

　　本项试验样品与 5 . 3 . 3 . 1 相同 。

　　5 . 4 . 4 试验方法

　　在进行本项试验时,玻璃片应与集成电路同时进行气相沉积保护膜,按下述要求进行测量 :

　　a) 采用 5 . 3 . 4. 1 所用玻璃片样品进行测量 ;

　　b) 对已保护膜沉积区域进行表面平整度测量,测量点阵分布不少于 10 个 × 10 个,测量区域覆盖已保护膜沉积区域 50%以上 ;

　　c) 通过设备拟合平面度曲线,计算均匀性 。

　　5 . 4 . 5 失效判据

　　保护膜厚度均匀性偏差超过 1 μm 。

　　4

　　GB/T 43227—2023

　　6 电力学环境试验方法

　　6 . 1 力学环境加电试验方法

　　6 . 1 . 1 目的

　　对采用气相沉积的集成电路进行力学环境加电试验 , 观察内部键合丝与其他结构间是否发生短路情况 , 确定内引线气相沉积保护膜的有效性 。

　　在集成电路封装工艺设计过程中 , 可参考附录 A确认是否采用气相沉积保护膜工艺 。

　　6 . 1 . 2 设备

　　力学环境加电试验采用的设备包括振动系统 、高速摄像监测系统以及电学检测系统 , 具体要求如下 。

　　a) 振动系统由振动装置组成的振动系统和辅助设备 , 具备规定强度和所需的振幅与频率 。

　　b) 高速摄像监测系统具备视觉检测和高速摄像的影像检测设备 , 能实时监测键合丝的振动情况并进行记录 , 最大拍摄帧数为 10 000 帧/s 。在 5 000 帧/s拍摄条件下 , 分辨率优于 224 像素× 168 像素 , 视觉范围大于 5 mm× 5 mm 。

　　c) 电学检测系统在振动过程中对器件进行加电使其处于工作状态 , 监测键合丝在振动过程中发生的碰撞短路情况 , 实时记录并定位键合丝位置 。 系统应包含:监测电路板 , 用于完成被测芯片加电振动时的芯片信息采集;监测上位机 , 用于显示试验电路板的监测数据 , 并对数据进行分析存储;测试工装 , 用于将试验电路板固定于振动台 , 保证被测芯片与振动台同等条件振动 。

　　6 . 1 . 3 样品

　　随机抽取 2 只采用气相沉积保护工艺的集成电路 。

　　6 . 1 . 4 试验方法

　　力学环境加电试验方法如下 。

　　a) 安装并加电 。将器件牢固地固定在振动平台上 , 引出端应适当固定 , 调平后根据要求对特定的引出端进行通电 。

　　b) 力学试验 。器件在垂直于印制电路板和平行于印制电路板方向分别进行 5 min 的力学试验 , 力学试验可按照表 1 进行 。

　　c) 高速摄像监测 。按照力学试验条件对电路进行试验 , 对最长键合丝或受振动影响最大位置的键合丝进行高速摄像观察 , 当振动系统达到振动平衡后 , 开始摄像存储 , 存储时间应大于 3 s 。

　　d) 实时加电监控 。在启动振动装置的同时 , 启动实时监控系统对键合丝进行实时监测并记录 , 实时监控定位系统运行机制见图 3 。

　　表 1 力学试验条件

　　力学试验方向

　　频率范围

　　功率谱密度

　　加速度总均方根值

　　持续时间

　　垂直于印制电路板方向

　　(z 方向)

　　20 Hz~100 Hz

　　+6 dB/oct

　　28 . 5 Grms

　　5 min

　　100 Hz~500 Hz

　　1 g2 /Hz

　　500 Hz~2 000 Hz

　　—6 dB/oct

　　5

　　GB/T 43227—2023

　　表 1 力学试验条件 (续)

　　力学试验方向

　　频率范围

　　功率谱密度

　　加速度总均方根值

　　持续时间

　　平行于印制电路板方向

　　(x/y方向 , 以及垂直于

　　最长键合丝方向)

　　20 Hz~100 Hz

　　+6 dB/oct

　　27 . 1 Grms

　　每个方向 5 min

　　100 Hz~800 Hz

　　0. 5 g2 /Hz

　　800 Hz~2 000 Hz

　　—3 dB/oct

　　注 : 该条件为典型试验条件 , 典型试验条件外的具体要求根据实际使用情况确定 。

　　图 3 实时监控定位系统运行机制

　　6 . 1 . 5 失效判据

　　力学环境加电试验过程及试验后 , 存在以下情况判为失效:

　　a) 观察高速显微摄像系统录制视频 , 任意一个方向有内引线永久或瞬时搭接 ;

　　b) 加电监控过程中 , 监测数据反馈存在搭丝短路现象 ;

　　c) 任何规定的终点测量或检查不合格 , 外壳 、引线或封口的缺陷或损坏迹象 ;

　　d) 试验后 , 不符合 5 . 1 的要求 。

　　6 . 2 电学绝缘能力试验

　　6 . 2 . 1 目的

　　本项试验采用介质耐电压试验方法 , 在相互绝缘的部件之间或绝缘的部件与地之间 , 在规定时间内施加规定电压 , 确定集成电路在额定电压下安全工作状态 , 评定绝缘材料或绝缘间隙是否合适 。

　　6 . 2 . 2 设备

　　6 . 2 . 2 . 1 高压电源

　　高压电源满足以下要求 。

　　a) 交流电源:

　　1) 一般规定为 50 Hz;

　　2) 电源波形为正弦波 ;

　　3) 电源功率和输出阻抗应保证在各种试验负载下无波形失真和电压变化 , 如果试验样品要求试验电源功率时 , 应对其稳压提出要求 。

　　b) 直流电源:

　　1) 试验电压的脉动分量不应超过均方根值的 5% ;

　　2) 需要时 , 可采用限流器将电流浪涌限制在规定的范围内 。

　　6 . 2 . 2 . 2 电压测量仪

　　误差不大于 5% 。

　　6

　　GB/T 43227—2023

　　6 . 2 . 2 . 3 漏电流测量仪

　　当有漏电流要求时 , 可采用适当的方法进行测量 , 其误差应不大于规定值的 5% 。

　　6 . 2 . 2 . 4 故障指示器

　　采用适当的方法 , 以显示试验样品内部产生的而表面上看不到的击穿放电及漏电流 。 可利用电压测量仪 、漏电流测量仪或其他适当装置 。

　　6 . 2 . 3 样品

　　采用气相沉积保护膜工艺的集成电路 , 抽取 2 只进行本项试验 。

　　6 . 2 . 4 试验方法

　　电学绝缘能力试验方法如下 。

　　a) 试验电压及施加点 。 在试验样品的相互绝缘部件之间 , 或绝缘的部件与地之间施加试验电压 , 具体施加点根据试验样品确定 。

　　b) 施加电压速率及持续时间 。施加电压的持续时间为 60 s 或按试验样品特性决定 。施加电压的速率为 500 v/s(有效值或平均值尽量均匀地从零增加到规定值) , 或者根据试验样品特性确定 。

　　c) 试验样品的检测 。试验中应监视故障指示器 , 以判定试验样品击穿放电发生及漏电流情况 。

　　d) 试验后测试 。试验后对试验样品进行检测 , 以确定试验对特定工作特性所产生的影响 。

　　6 . 2 . 5 失效判据

　　施加试验电压后 , 元件产生击穿放电或损坏 , 击穿放电表现为飞弧(表面放电) 、火花放电(空气放电)或击穿(击穿放电)现象 。

　　6 . 2 . 6 其他说明

　　试验时注意以下要求:

　　a) 如需施加更高试验电压时 , 可缩短持续时间 , 具体数值由试验样品性能确定 ;

　　b) 对有活动部件的试验样品进行试验时 , 同一个介质不应受到重复电应力作用 ;

　　c) 试验结束时 , 应逐渐降低电压以免出现浪涌 。

　　7

　　GB/T 43227—2023

　　附 录 A

　　(资料性)

　　气相沉积保护膜适用条件

　　A. 1 内引线气相沉积保护膜适用条件

　　A. 1 . 1 目的

　　在集成电路封装工艺设计过程中,通过分析集成电路内部结构特点,初步判断是否需要针对内引线进行气相沉积保护膜工艺,提供了较为简单方便的判断方法,可以减少工艺验证工作及设计周期 。

　　A. 1 . 2 结构特点

　　A. 1 . 2 . 1 键合丝层数

　　集成电路存在多层键合指结构的特点,同一层键合指上的键合丝层数为 1 层,若存在 2 层及以上键合指使得键合丝层数达到 2 层或更多层数,则宜采用气相沉积保护膜工艺 。

　　A. 1 . 2 . 2 键合丝跨距

　　集成电路内部存在键合丝跨距超过 3 mm 的情况 。

　　A. 1 . 2 . 3 键合丝间距

　　键合后键合丝间距过小,在经受振动过程中,易发生键合丝间距缩小而不满足电路使用要求的情况,可结合力学环境加电试验进行判断 。

　　A. 1 . 2 . 4 叠层结构

　　芯片采用叠层结构,且键合丝与结构间距不足 50 μm,或键合丝在垂直于芯片方向的投影存在交叉或重叠,或键合丝跨距超过 3 mm 。

　　A. 2 其他说明

　　符合 A. 1 . 2 所列结构特点的集成电路,可在初样封装过程中,进一步对未进行气相沉积保护膜的集成电路按照 6 . 1 、6 . 2 进行试验,准确判断是否需要采用气相沉积保护膜工艺 。

　　8