雷达与探测前沿技术丛书 雷达信号处理芯片技术 作者:洪一,陈伯孝 著 出版时间:2017年版丛编项: 雷达与探测前沿技术丛书内容简介 高效软件实现信号处理算法是现代数字阵列雷达发展的基本趋势,实现这个目标的技术基础是拥有一个高效能、高性能的高速数字信号处理器(DSP)。《雷达信号处理芯片技术/雷达与探测前沿技术丛书》系统介绍“魂芯一号”高性能通用浮点数字信号处理器(BWDSP100)芯片结构及其特点、存储器与寄存器、I/O资源及外设、指令系统、软件编程、集成开发环境、硬件设计等内容,给出一些常用数字信号处理和雷达信号处理函数库,并通过实际系统设计案例,介绍“魂芯一号”数字信号处理器的设计过程和解决方法。内容新颖,系统性强,理论联系实际,突出工程实现和应用。《雷达信号处理芯片技术/雷达与探测前沿技术丛书》的读者对象是各领域从事信号处理的科研和工程技术人员;《雷达信号处理芯片技术/雷达与探测前沿技术丛书》也可以作为高等学校电子工程相关专业研究生和高年级本科生的参考用书。目录第1章 概述1.1 雷达信号处理概述1.1.1 雷达信号处理的发展1.1.2 雷达信号处理的特点1.2 数字信号处理器1.2.1 数字信号处理器概述1.2.2 数字信号处理器的发展1.2.3 “魂芯一号”高速数字信号处理器概述第2章 处理器体系架构2.1 体系架构2.2 eCl04内核结构2.2.1 运算单元执行宏(Macro)2.2.2 运算部件2.2.3 程序控制器2.3 总线2.4 内部存储器2.5 外设第3章 存储器与寄存器3.1 地址空间3.2 存储器3.2.1 存储器的组织结构3.2.2 存储器数据总线操作3.2.3 存储器与其他部件的数据交换3.3 地址发生运算器部件3.4 寻址方式3.5 地址冲突与地址非法3.5.1 地址冲突3.5.2 地址非法3.6 总线仲裁3.7 寄存器3.7.1 全局控制寄存器GCSR3.7.2 内核执行单元控制与标志寄存器3.7.3 DMA控制寄存器3.7.4 中断控制寄存器3.7.5 定时器控制寄存器3.7.6 通用I/O控制寄存器3.7.7 并口配置寄存器3.7.8 uART控制寄存器3.7.9 DDR2控制器的配置寄存器3.7.1 0数据存储器读写冲突标志寄存器第4章 处理器指令体系4.1 指令结构与特点4.1.1 指令基本语法规制4.1.2 指令语法约定4.1.3 指令速查4.2 ALU指令4.3 MuL指令4.4 SPU指令4.5 SHF指令4.6 数据传输指令4.7 双字指令4.8 非运算类指令4.9 编程资源约束4.9.1 编程资源4.9.2 并行指令的约束规则4.9.3 数据相关第5章 处理器I/O资源及外设5.1 中断及异常5.1.1 中断类型5.1.2 中断控制寄存器5.1.3 中断响应过程5.1.4 异常现象5.2 DMA控制器5.2.1 DMA控制器基本结构5.2.2 DMA总线仲裁5.3 链路口5.3.1 链路通信接口5.3.2 链路口DMA控制寄存器5.3.3 链路口配置例程5.4 并口5.4.1 并口接口信号5.4.2 并口地址线位宽说明5.4.3 并口控制寄存器5.4.4 并口配置例程5.5 UART控制器5.5.1 UART接口信号5.5.2 波特率5.5.3 UART收发实现5.5.4 UART状态与异常处理5.5.5 UART配置例程5.6 GPIO口5.6.1 CPIO功能说明5.6.2 GPlO口配置例程5.7 定时器5.7.1 定时器控制寄存器5.7.2 定时器复位与计数5.7.3 定时器脉冲产生5.7.4 定时器说明5.7.5 定时器配置例程5.8 DDR2接口5.8.1 DDR2接口信号5.8.2 DDR2控制器5.8.3 PHY接口5.8.4 DDR2配置举例第6章 处理器开发工具6.1 “魂芯一号”应用开发流程6.2 “魂芯一号”在线调试系统6.2.1 “魂芯一号”的功能模式6.2.2 “魂芯一号”的在线调试资源6.3 “魂芯一号”的集成开发环境6.3.1 工程管理和编辑器6.3.2 调试器6.3.3 统计分析功能6.3.4 支持混合编程和调试6.3.5 丰富的帮助文档6.4 编译器6.4.1 编译器命令行参数6.4.2 运行环境与模型6.4.3 编码器对IS0 C90标准的扩展6.5 宏预处理器6.5.1 宏预处理器的命令行形式6.5.2 标识符6.5.3 表达式6.5.4 宏命令6.6 规则检查器6.6.1 规则检查器的命令行形式6.6.2 错误和警告提示信息格式6.6.3 错误信息列表6.6.4 警告信息列表6.7 汇编器6.7.1 汇编器命令行形式6.7.2 汇编文件格式6.7.3 标识符(symb01)6.7.4 表达式6.7.5 汇编伪指令6.8 链接器6.8.1 链接器命令行形式6.8.2 链接器命令文件的编写6.9 反汇编器6.1 0库生成器第7章 基于处理器的硬件设计7.1 硬件设计概述7.2 DSP系统的基础设计7.2.1 电源电路设计7.2.2 复位电路设计7.2.3 时钟设计7.3 DSP外设引脚及布局布线指导7.3.1 并口引脚7.3.2 Link端口引脚7.3.3 LVDS的PCB布线指导7.3.4 DDR2端口的PCB设计7.4 多处理器耦合7.4.1 通过链路口进行多处理器耦合7.4.2 通过并口进行多处理器耦合7.4.3 通过飞越传输方式进行多处理器耦合7.4.4 通过UART进行多处理器耦合7.4.5 通过GPl0进行多处理器耦合7.5 调试系统设计7.6 引导系统设计7.6.1 FLASH编程7.6.2 主片引导7.6.3 从片引导7.7 硬件设计实例7.7.1 整体架构图7.7.2 电源7.7.3 程序加载7.7.4 DSP设置第8章 信号处理应用程序设计8.1 FFT的DSP实现8.1.1 FFT的基本原理8.1.2 FFT设计方法8.1.3 FFT的DSP实现8.1.4 FFT应用举例8.2 FIR的DSP实现8.2.1 FIR滤波器的基本结构8.2.2 FIR滤波器设计方法8.2.3 FlR滤波器的DSP实现8.2.4 FIR滤波器应用举例8.3 脉冲压缩DSP实现8.3.1 脉冲压缩的基本原理8.3.2 脉冲压缩设计方法8.3.3 脉冲压缩DSP实现8.4 向量运算的库函数8.5 矩阵运算的库函数8.6 常用的窗函数8.7 信号产生的库函数8.8 雷达信号处理的库函数8.8.1 抽取比可变的低通滤波器8.8.2 脉冲相关处理8.8.3 动目标显示MTI8.8.4 自适应动目标显示AMTI8.8.5 多通道恒虚警检测(CFAR)8.8.6 统计数组中正数的个数8.8.7 DOA估计第9章 系统设计实例9.1 “魂芯一号”Demo板简介9.2 案例一:某阵列雷达实测数据处理9.2.1 数据处理流程9.2.2 “魂芯一号”Demo实验平台上处理过程实现9.3 案例二:雷达系统演示平台9.3.1 系统整体架构9.3.2 终端软件演示平台9.3.3 FPGA模拟产生目标回波信号9.3.4 DSP雷达信号处理程序设计9.3.5 系统联调结果附录A “魂芯一号”指令集资源约束表附录B 32位浮点FFT汇编源程序参考文献主要符号表缩略语 上一篇: 雷达与探测前沿技术丛书 量子雷达 江涛 著 2017年版 下一篇: 雷达与探测前沿技术丛书 雷达收发组件芯片技术 吴洪江,高学邦等 著 2017年版